A AMD lucra com a queda nas vendas globais de smartphones e a confirmação chegou em duas frentes nesta semana.
No balanço do primeiro trimestre de 2026 da fabricante, a receita do segmento de Data Center saltou 57% na comparação anual, para US$ 5,8 bilhões (cerca de R$ 28,7 bilhões na cotação atual), enquanto a CEO Lisa Su admitiu, na teleconferência com analistas, que o crescimento de unidades veio principalmente das linhas Genoa, baseada em Zen 4 e fabricada em 5 nm pela TSMC.
A combinação não é coincidência, visto que Qualcomm e MediaTek desocuparam parte da capacidade reservada nos nós de 4 nm e 5 nm da foundry taiwanesa, com cortes estimados entre 20 mil e 30 mil wafers por mês, o equivalente a até 20 milhões de chips móveis trimestrais, conforme dados publicados pela WCCFTech e pela TrendForce.
A verdade é que a AMD se moveu rápido para ocupar o espaço.
“Efeito borboleta” da indústria de chips
A lógica que liga smartphones a servidores soa contraintuitiva à primeira vista, mas a explicação está na cadeia de suprimentos. A TSMC opera com capacidade limitada nos nós mais avançados.
Quando dois grandes clientes do nó de 4 nm e 5 nm reduzem encomendas, a foundry tem duas opções: converter linhas para 3 nm, como vinha planejando, ou redistribuir wafers entre os outros contratantes.
A AMD virou a beneficiária imediata desse rearranjo: o modelo de chiplets adotado nas linhas EPYC permite à empresa manter os chips de núcleo, conhecidos como CCDs, em nó maduro de 5 nm com rendimento por wafer elevado, enquanto o I/O Die fica em processo separado.
Cada wafer liberado pela Qualcomm ou MediaTek pode se transformar em volume adicional de Genoa quase imediatamente.
DRAM e NAND consomem mais da metade do custo de smartphones de entrada
A pressão sobre Qualcomm e MediaTek tem origem na crise da memória: a DRAM responde atualmente por cerca de 35% do Bill of Materials de um smartphone de entrada, enquanto a NAND adiciona outros 19%, segundo dados da TrendForce reportados pela WCCFTech. Os dois componentes somam 54% do custo total do aparelho, deixando pouca margem para o restante da ficha técnica.
O cenário se agravou porque parte da capacidade de fabricação de DRAM foi redirecionada para High Bandwidth Memory (HBM), módulo usado em aceleradores de IA com margens muito superiores.
A SemiAnalysis projeta que os preços de DRAM mais do que dobrem em 2026, com novo aumento de dois dígitos em 2027. O LPDDR5, padrão presente em smartphones premium e médios, ultrapassou os US$ 10/GB no spot market, alta de cerca de 3x desde o início de 2025.
Marcas chinesas começaram a reduzir compras de processadores ainda no primeiro trimestre. A Digitimes apurou cortes de 10% a 15% nos pedidos de wafer da Qualcomm e da MediaTek junto à TSMC.
A MediaTek confirmou, em sua própria teleconferência, expectativa de queda anual no mercado de smartphones.
Lisa Su confirma crescimento por unidades, não por preço
A teleconferência da AMD com analistas, realizada em 5 de maio, expôs a estratégia. Questionada sobre a aceleração do segmento de servidor, Lisa Su descreveu o trimestre como “muito mais movido por unidades” do que por preço médio:
“Estamos enviando mais CPUs em todas as frentes, do topo de linha Turin à família Genoa, da geração Zen 4. Para o segundo trimestre e o segundo semestre, estamos guiando crescimento significativo.”
Lisa Su, CEO da AMD, em teleconferência com analistas (tradução livre)
A executiva confirmou também que a linha Turin (Zen 5, 4 nm) já responde por mais de 50% da receita do segmento de servidor, enquanto Milan (Zen 3, 7 nm) continua presente em volume decrescente.
A transição para Venice, baseada em Zen 6 e nó de 2 nm, está prevista para o segundo semestre.
Q1 2026: receita recorde e guidance de US$ 11,2 bilhões
Os números oficiais do balanço, divulgados em formulário 8-K à SEC, colocam o trimestre como o melhor da história da empresa em Data Center. Confira o resumo dos indicadores:
| Métrica | Q1 2026 | Q1 2025 | Variação YoY |
|---|---|---|---|
| Receita total | US$ 10,3 bi | US$ 7,4 bi | +38% |
| Data Center | US$ 5,8 bi | US$ 3,67 bi | +57% |
| Client & Gaming | US$ 3,6 bi | US$ 2,9 bi | +23% |
| Embedded | US$ 868 mi | US$ 823 mi | +6% |
| EPS (GAAP) | US$ 0,84 | US$ 0,44 | +91% |
| Margem bruta (GAAP) | 53% | 47% | +6 p.p. |
O Data Center tornou-se o segmento dominante: 56% da receita total da AMD veio de servidores e GPUs Instinct destinados a IA. Para o segundo trimestre, a empresa orienta receita de US$ 11,2 bilhões (cerca de R$ 55,4 bilhões), sustentada por crescimento adicional do EPYC e pelo ramp dos aceleradores MI355X.
AMD ultrapassa Intel em receita de Data Center pela primeira vez em um Q1
A Digitimes confirmou que o trimestre marca a primeira vez na história em que a AMD supera a Intel em receita de Data Center no primeiro trimestre de um ano fiscal. A divisão DCAI da Intel, que combina vendas de Data Center e IA, vinha gerando entre US$ 3 bilhões e US$ 3,5 bilhões por trimestre. A AMD chegou a US$ 5,8 bilhões.
O contraste fica mais expressivo no histórico recente. Há dois anos, o DCAI da Intel faturava entre US$ 5 e US$ 6 bilhões por trimestre, conforme já noticiado pelo Adrenaline em novembro de 2024. A inversão tem dois pilares: a competitividade técnica do EPYC e a dificuldade da Intel em manter a linha Xeon no ritmo do mercado.
O analista Frank Lee, do HSBC, rebaixou a recomendação da AMD de “Buy” para “Hold” pouco antes da divulgação do balanço, justamente apontando que a capacidade de nós avançados da TSMC pode limitar o upside de receita em 2026. A própria AMD tem visibilidade de demanda muito acima da oferta.
Capacidade da TSMC define os próximos meses
A TSMC vem convertendo parte da capacidade de 4 nm em produção de 3 nm, conforme apurado pela SemiAnalysis e pela WCCFTech.
A transição responde à demanda das próximas linhas de smartphones premium da Apple, Qualcomm e MediaTek, todos com flagships planejados em 3 nm e, a partir de 2026, em 2 nm.
Para a AMD, o cronograma significa que a janela atual de capacidade liberada em 4 nm e 5 nm é finita. O salto para Venice, baseado em Zen 6 e fabricado em 2 nm, transferirá parte da demanda da empresa para o nó mais avançado, deixando os volumes de Turin e Genoa em ritmo de retração progressiva ao longo de 2027.
O andamento já está em curso no roadmap, com o evento Advancing AI 2026 marcado para julho.
Leia também:
- AMD MI430X promete 6 vezes mais performance em HPC do que NVIDIA Rubin
- AMD bate recorde com servidores de IA, mas prevê queda em games e PCs
- AMD Ryzen AI Max+ 495 vaza em teste: 10% mais rápido que o Max+ 395 e com suporte a até 192GB
Atraso da Intel Diamond Rapids alonga a vantagem
A Intel adiou o lançamento da próxima geração Xeon, codinome Diamond Rapids, originalmente prevista para o segundo semestre de 2026, para meados de 2027, conforme reportado por veículos especializados que cobriram o balanço da fabricante. O atraso entrega à AMD pelo menos doze meses adicionais sem concorrência direta no segmento high-end de Data Centers.
A migração para Venice em 2 nm muda o cenário no segundo semestre; quando a AMD começar a produzir Zen 6 no nó mais avançado, parte do volume atual em 4 nm e 5 nm vai diminuir, restaurando capacidade que a TSMC pode realocar para outros clientes. Até lá, a janela aberta pelos cortes de Qualcomm e MediaTek segue uma das mais favoráveis da história recente da AMD.
Lisa Su manteve tom de cautela ao falar do segundo semestre, sinalizando aceleração mas evitando números específicos. O guidance de Q2 fica em US$ 11,2 bilhões, com perspectiva de crescimento sequencial superior a 25% no segmento de servidor.
Fonte(s): AMD Q1 2026 Form 8-K (SEC) e AMD Q1 2026 Earnings Call Transcript (Motley Fool)
